Oui, mon intervention avait pour but de reparler du binistor, un composant maintenant oublié qui a été utilisé pour faire du comptage juste avant que de la logique TTL/CMOS ait tout submergé.
Au niveau amateur, au début des années 70, il constituait l’âme des décodeurs des télécommandes radio.
Faudrait rechercher dans les revues « le haut-parleur » et ses « spéciaux télécommande » de ces années là pour retrouver le schéma original à base de binistors 3N25 bien réels (Graupner ?) qui a servi de modèle à tous les autres.
Je viens de modifier ma simulation avec tes valeurs de résistances.
Je confirme que ça oscille avec les transistors génériques de LTspice mais avec des modèles tirés des datasheets (BC ou 2N peu importe), nada… :mrgreen:
Remplacer l’ensemble diode zener D1 + potentiomètre R8 + résistance de butée R13 par une zener de 12 volts.
Ainsi la tension entre +15 volts et la base de Q3 sera de 3 volts pendant la période où le binistor Q2+Q3 est amorcé. Pour rappel, sur le dernier schéma produit, cette tension est de 3,75 volts avec potar R8 à zéro et de 2,29 volts quand il est en butée de fin de course.
Remplacer la résistance R9 (39 ohms ?) par un potentiomètre de 47 ohms + résistance de butée, disons 27 ohms à la louche pour cette dernière. Valeur à affiner ainsi que celle de C2 pour obtenir le nombre de marches qui va bien.
Bonjour à tous,
Dernière modif simulée avec Zener 12V suite aux suggestions de notre ami Raffou.
Je me demande si on ne pourrait pas faire un mix des versions Sylvain et japonaise revisitée
Génération des rampes conformément au schéma japonais revisité suivi des steps du schéma de Sylvain (version binistor ou 2N6027/6028 peu importe). :mrgreen:
Je vais essayer d’en tirer quelque chose en simulation.
A plus pour les premières impressions…
Premiers essais de simulation juste pour voir la faisabilité…
A affiner
Fichier de simulation téléchargeable pour les curieux mix sylvain Jap.asc.txt (4.25 KB)
C’est peut-être un peu tard maintenant que c’est fait pour le dire, mais j’y avais aussi songé.
Bien que la simulation ait montré que cela fonctionne, j’émet une réserve concernant la valeur élevée de R13 (15k) devant celle de R7 (2k2). Ce qui fait que les alternances aux bornes du transistor NPN en test ne redescendent plus à zéro toutes les 10 ms (presque 3 volts sur le graphique).
Solution : ajouter un étage tampon qui ne soutirera qu’un courant infime à travers R13 quand la tension en sortie du transformateur se retrouve inférieure au seuil des diodes de redressement (? 0,7 volt).
Reste cependant un souci : le comportement de la jonction base/émetteur du transistor séparateur quand sa tension inverse avoisinera les 6 volts, c’est à dire quand la tension Vce pulsée appliquée au transistor NPN en test excédera 21 volts (15 + 6).
Ce qui sera déjà limite avec un transformateur 2 × 15 volts et assuré au delà (2 × 18 ou 2 × 24). Ce qui explique l’insertion d’une diode 1N4148 pour se prémunir contre ce problème sur le schéma du dispositif ci-dessous.
Compte tenu des seuils cumulés de la diode 1N4148 et de la jonction base/émetteur du séparateur 2N2907, une tension de 10 volts pour la zener D1 sera plus appropriée que les 12 volts du schéma précédent.
Les gains des deux demi TCA0372 ne sont pas équilibrés, 1,5 pour celui du haut et -1 pour celui du bas! Avec R5 = 30K, l’équilibre serait rétabli.
Mais avec un gain de |1,5|, il faudrait limiter l’amplitude de l’escalier à 8/9 volts pour éviter que les amplis OP ne l’écrête, rapport R10/R11 donc à retoucher.
Plutôt que d’ajouter un transistor séparateur, la diminution de valeur dans un rapport d’au moins de 10 de la résistance R13 (et par symétrie de R14) devrait permettre à la tension Vce des transistors en test de mieux approcher le zéro dans le creux des demi-alternances. Une valeur de 1K / 1Watt pour ces deux résistances ne soutirerai que 24 mA par enroulement à un transformateur de 2 × 24 volts.
Bien qu’on atteigne grosso-modo maintenant la même simplicité et le même nombre de composants par catégorie (transistors, diodes, résistances, circuits-intégrés), ce dernier schéma encore perfectible souffre de défauts structurels que n’avait pas son prédécesseur avec compteur et réseau R2R.
Difficulté à obtenir une annulation périodique de la tension Vce sans un surplus de composants dans une configuration plus ou moins capillotractée.
Problème avec la valeur non nulle de la première marche d’escalier. La tension résiduelle aux bornes du binistor quand il est à ON nécessiterait d’être compensée par l’application d’une tension d’offset ajustable sur U7 (le LM318).
Tout cela génère une complication et un nombre de composants supplémentaire pour obtenir un résultat équivalent à la version compteur + réseau R2R.
Est ce bien raisonnable de persévérer dans cette voie?
On a fait plaisir à Sylvain qui a la logique en horreur
Ne pas persévérer semble effectivement plus sage.
On aurait pu croire qu’on allait gagner en composants mais même en remplaçant le binistor par un PUT, on ne gagne qu’un transistor.
C’est vrai aussi que ce schéma est encore largement perfectible au risque de sérieusement s’alourdir.
D’autant plus que j’ai découvert une autre anomalie sur le temps de montée trop long des steps qui influe sur le rendu des courbes.
Donc basta!
Ce n’est pas une anomalie, c’est inhérent au principe de fonctionnement et cela implique des compromis entre la valeur du condensateur C2, le courant de charge dans Q4, sa durée de conduction et que sais-je encore… pour minimiser ce temps de montée.
La version à CPLD nous fait de l’oeil, c’est une bien meilleure entreprise pour stimuler les neurones vieillissants de nos cerveaux, on a tout à y apprendre puisqu’on doit partir de zéro!
Bonjour,
Le problème de la simulation est qu’il ne resout rien il ne suit que ce qu’on lui a dit
Et là Jean Paul tu as extrapolé ce que j’ai ecrit pour conclure par exemple la generation des pas. Je ne declenche pas le générateur de courant sur un signal non carré je n’utilise pas tes valeurs de condensateurs ni de resistances
A part cela je n’ai aucune préférence mon seul desir est de montrer ce qui est possible d’utiliser d’autres solutions chacun choisira
Egalement il serait interessant d’établir un petit cahier des charges. tous les transistors aurons la meme forme sur une tension de 0 à 10 volts avec les nouveaux transistors on doit pouvir aller à 1000 volts
et de là tracer LES COURBES DES TUBES
La solution du transfo permet effectivement de balayer un large spectre
un amplificateur Haute Tension aussi
Tout cela complique mais on a rien sans rien et regarder une petite famille de courbes n’apporte rien sur les transis tors elles sont toutes identiques au gain près
On continue
Sylvain
Je n’ai malheureusement pas pu utiliser tes valeurs de composants car le simulateur refusait de fonctionner avec pour une raison qui m’échappe.
Tout a fait d’accord avec toi, ta solution est tout a fait originale et ouvre d’autres approches mais elle ne réduit ni la simplicité ni le nombre de composants par rapport à la version japonaise amélioré.
C’est pour ça que j’ai voulu réaliser un mix des 2 versions avec le générateur de rampes par transfo et les steps avec ta solution.
Pour les amplis de sortie, j’ai repris le schéma du traceur japonais modifié, j’avais la flemme de simuler ton schéma.
Quand au cahier des charges, je l’avais établi des le début de ce sujet, c’est pourquoi on retrouve le réseau R2R dans la solution japonaise améliorée.
Maintenant, on peut effectivement en refaire un plus ambitieux qui permettrai de tester en HT y compris les tubes.
C’est certain que regarder des courbes n’apporte pas grand chose, mais avec le traceur japonais amélioré, on peut apparier un couple NPN/PNP ou tester 2 transistors de même type en simultané par comparaison visuelle des caractéristiques et ça c’est une véritable amélioration que peu de traceurs offrent.
Bien sûr qu’on va continuer, mais cette fois avec un CPLD …
Juste une disgression concernant le détecteur de passage à zéro du traceur nippon retouché.
Le schéma proposé ci-dessous permet la protection mutuelle des jonctions base/émetteur des deux transistors de tête par limitation de leur tension inverse à 0,6/0,7 volt.
On pense tout de suite reconnaitre un pseudo binistor, mais il n’en est rien car la tension Vbe du second 2N3904 demeure inchangée quand le dernier 2N3906 entre en conduction et que son courant collecteur commence à croitre.
· La cellule de filtrage en entrée devant être conçue pour un secteur US à 110 Vac, elle devrait pouvoir être remplacée par la résistance de 10k du schéma nippon original.
· Pour garantir un fonctionnement similaire avec une alimentation en +15 volts, la résistance de 27k devrait logiquement être remplacée par une 43k ou une 47k.
Etant donné que les impulsions sont inversées, il est nécessaire de recourir au même étage inverseur à moins de les appliquer sur l’entrée « Clock » du compteur 4518 et de polariser son entrée « Enable » au +15 volts
Et pourquoi n’avons nous pas pensé tout simplement à des opto-coupleurs?
Un simulation rapide de la chose avec des signaux bien en forme derrière un trigger de Schmitt.
Ça ne complique pas beaucoup plus le schéma et si on extrapole l’utilisation en HT, grâce aux opto-coupleurs on s’affranchira de la tension.
@Gérard :
Je n’ai pas tenu compte de la datasheet de l’optocoupleur pour les valeurs des résistances R3 et R4 ainsi que R4 et R7 (j’ai limité le courant de la LED à 2mA environ).
Les 2 diodes 1N4148 sont peut-être superflues car ça fonctionne aussi bien sans… :mrgreen:
Ah que si ! mais l’isolation galvanique n’était absolument pas indispensable et le seuil au voisinage de zéro aurait été plus important. Donc une impulsion en sortie probablement plus large qu’avec la paire de NPN.
Le schéma proposé peut être simplifié en câblant les led’s en tête-bêche, ainsi elles se protégent mutuellement contre les tensions inverses.
Voici donc le schéma de principe d’un détecteur de seuil où l’isolation galvanique est justifiée car la référence est prélevée entre les extrêmes de l’enroulement à point milieu du secondaire :
· Le photocoupleur H11AA1 n’est pas une rareté, il y a même des vendeurs français qui en proposent sur eBay.
· La valeur de la résistance en série avec les led’s en tête-bêche doit être revue en fonction de la tension délivrée par le secondaire du transformateur.
· La valeur de 10k pour la résistance de charge dans le collecteur nécessiterait d’être triplée pour une alimentation en +15 volts.
· L’impulsion en sortie est inversée, donc nécessité d’en tenir compte par rapport au schéma nippon.
Pour en bénéficier, il faut utiliser un modèle de photocoupleur avec trigger incorporé comme le H11L1.
Comme la référence où il y aurait deux de ces photocoupleurs avec sorties à collecteur ouvert dans le même boitier semble ne pas exister, deux de ces H11L1 sont alors nécessaires, un pour chaque alternance.
· Les led’s devront être câblées en tête-bêche à la manière du schéma précédent avec le H11AA1.
· Les sorties des deux photocoupleurs (4) seront connectées sur la même résistance de charge pour obtenir un OU câblé délivrant les impulsions requises.
· La valeur de la résistance de charge (270 ohms) devrait être triplée avec une alimentation en +15 volts (820 ohms) mais envisager une valeur plus élevée serait salutaire au régulateur +15 volts afin de lui soutirer le plus faible courant possible.
· Les impulsions délivrées sont inversées, prévoir un inverseur ou bien l’utilisation de l’autre entrée d’horloge du compteur.
Bonjour,
Dans l’esprit fonds de tiroirs (profonds) on pourrait utiliser un circuit Track and hold (bascule D de l’analogique) pour s’affranchir des temps de montée du signal generateur d’escalier. Egalement pour synchroniser le changement de marche par rapport au passage à 0
Sylvain
Doctsf (Modèles & Marques)
Annonces
![QA_1003_Byers_zero-crossing-rev[1].jpg](/uploads/default/original/3X/9/c/9c160c8865c7a197d3acbdfe12874ef764f6b9d3.jpeg)
