Bonjour,
Avec les bons gains des AOP, les courbes sont conformes à l’attente. L’inversion NPN/PNP aussi.
Je ne peux pas câbler en réel pour le moment car je n’ai aucun CD4518 ni CD4520 
Pour les DAC, j’ai 1 AD7533 que m’a donné Sylvanus et pour le DAC 4 bits, je vais faire un ersatz avec des résistances et CD4053.
@JP, pourquoi est ce que les rampes triangulaires de la simulation ne démarrent pas de zéro ? Pourquoi celles en marches d’escalier ne sont pas ascendantes en valeur absolue?
La simulation ne démarre pas à 0, j’ai masqué les 350 premières µs
Pour les rampes IB, j’ai pris le point mesure sur la sortie Label Ib de votre schéma simulé.
Je crois avoir l’explication pour les marches d’escalier en sens inverse de ce qui a été visualisé sur l’oscilloscope.
Extrait de son datasheet, voici le diagramme simplifié du DAC AD7845 utilisé pour le prototype « Deluxe » avec des rampes sur 12 bits :
Il est bien précisé que la position des switches correspond à toutes les entrées du DAC à l’état 1, ce sont donc des contacts travail qui sont dessinés et non des contacts repos !
Maintenant au tour du diagramme du AD7533 toujours extrait de son datasheet, il est similaire au précédent, Iout2 étant normalement raccordé à la masse, Iout1 équivaut alors au Iout du AD7845.
Bien que ce ne soit pas stipulé, on peut donc en déduire que ce sont aussi des contacts travail qui sont dessinés puisqu’ils sont tous basculés du coté Iout1 alias « Iout du AD7845 ».
C’est ce dernier schéma qui a dû probablement être reproduit pour simuler les DAC à base de switches 4053, à confirmer par Jean-Paul…
Hé bien, sur le schéma de la simulation, les switches représentés fermés sont plutôt les switches repos des 4053. Il faudrait donc inverser les sorties de chaque switch pour être conforme au diagramme Analog Devices, les courbes devraient alors être identiques à celles observées à l’oscilloscope.
Cela vaut aussi pour le pseudo DAC des rampes triangulaires pour lesquelles l’inversion de sortie des switches est passée inaperçue car sans conséquences qui crèvent les yeux.
Oui, je confirme!
Et c’'était bien ça. J’ai inversé out1 et out2 sur les 2 DAC et ça fonctionne correctement.
Juste un retour sur le prototype « Deluxe » qui avait la particularité d’utiliser un comptage synchrone de bout en bout de la chaine puisque les 4 boitiers 74HC163 impliqués reçoivent tous la même horloge issue directement de l’oscillateur à quartz.
Pour l’occasion la logique cmos conventionnelle a été remplacée par des boitiers de la série 74HC bien plus rapide.
Une retouche du mini-wrapping a été nécessaire car le brochage des XOR 74HC86 et du comparateur 74HC85 sont différents de celui des cmos 4070 et 4585.
L’horloge et le circuit de reset ont été simplifiés, les inverseurs d’un 74HC04 ont été mis a contribution pour remplacer le cmos 4060 précédemment utilisé.
Avec le quartz de 2,4576 MHz précédemment utilisé, on obtient une fréquence de rafraichissement de plus de 50 Hz (54,55 Hz), son remplacement par un quartz courant de 4,433619 MHz (fréquence sous-porteuse PAL) permettrait d’avoisiner les 100 Hz (98,40 Hz).
Avec leurs 4096 micro-paliers, les rampes ascendantes et descendantes semblent parfaitement lissées, la bande passante de l’amplificateur intégré au AD7845 ne doit pas y être étrangère.
Et même en augmentant la fréquence de balayage de l’oscilloscope, on n’arrive pas à constater la présences de « glitches » sur le signal triangulaire, aussi bien pour les sections ascendantes que pour les descendantes.
En final les 10 marches d’escalier du signal Ib, la période de répétition mesurée avec les graduations du réticule est de 18,4 ms soit 54,4 Hz, ce qui est cohérent avec la fréquence de 54,55 Hz attendue pour le rafraichissement.
La version « Deluxe » semble être le must au niveau de la qualité du signal triangulaire, le filtrage ou lissage des micro-paliers est superflu avec le synchronisme des compteurs assuré de bout en bout.
Ce qui n’est pas le cas de la version « lite » qu’il va falloir alourdir en insérant un filtre pour lisser le signal et oblitérer les « glitches ». Le buffer de sortie à transistors discrets inspiré du LH0002 devrait bien se prêter à la mise en place d’un filtre en topologie Sallen-Key et pourrait même en faire partie intégrante :
Voici la tentative d’oblitérer les « glitches » qui ornent les signaux triangulaires des rampes du Vce par insertion d’un filtre en topologie Sallen-Key.
On peut choisir entre plusieurs réponses pour ce genre de filtre : Bessel, Butterworth, Chebyshev…
![task_frequency_overall_filter_response[1].gif](/uploads/default/original/3X/1/3/13c9176512e5dcd1741e52b1c6e87a845043e0f9.gif)
· Intuitivement, ce sera un filtre de Butterworth. C’est en fait celui qui offre le meilleur compromis entre une bande passante la plus plate possible et une atténuation hors bande suffisamment pentue.
· Pragmatiquement, ce sera un filtre du troisième ordre avec des condensateurs inégaux de la série E6.
· Empiriquement, sa fréquence de coupure sera de 50 kHz pour ce premier essai.
La feuille du calcul (beis.de/Elektronik/Filter/Ac … CapsResult) :
Les valeurs de résistances retenues sont celles du deuxième jeu car globalement plus proches de celles de la série E24 : R1 = 1k?, R3 = 4,3 k? et R5 = 1k?.
La courbe de réponse du filtre avec les valeurs RC mentionnées (sim.okawa-denshi.jp/en/Sallen3tool.php) :
Les résidus de l’horloge à 455 kHz subissent une atténuation avoisinant les 60 dB.
Le schéma du prototype « lite » avec le filtre inséré dans le générateur des rampes triangulaires :
Maintenant, le signal triangulaire observé sur l’oscilloscope :
Les sommets sont plutôt arrondis et il subsiste de petites déformations sur la pente descendante.
Les sommets sont effectivement arrondis et apparemment aucune perturbation altère la pente ascendante .
Quelques petites bosses bien visibles altèrent la rectitude de la pente descendante.
Et une seconde tentative avec cette fois l’objectif de rejeter la sous-harmonique 16 de l’horloge hors de la bande passante du filtre, cette sous-harmonique de 28437,5 Hz correspond à la fréquence en sortie du premier compteur binaire du cmos 4520. La fréquence de coupure du filtre devra être au moins deux fois plus basse qu’avant.
Pour cette nouvelle tentative, un peu de changement, les 3 condensateurs du filtre auront cette fois-ci la même valeur de 10 nF.
Après plusieurs « tirs de mortier » pour obtenir une fréquence de coupure proche des 25 kHz avec 3 valeurs de résistances avoisinant au mieux celles de la série E24, on obtient finalement une fréquence de 22,5 kHz avec les valeurs : R1 = 1,1k?, R3 = 1 k? et R5 = 300 ?.
Avec cette configuration aux 3 condensateurs identiques, le gain unitaire du filtre n’est plus possible, il doit être porté à 2 pour éviter d’employer des résistances dont les valeurs seraient aux antipodes.
Puisque le gain du filtre est de 2, le gain de l’amplificateur en sortie du DAC doit devenir unitaire. La résistance additionnelle de 10 k? dans la boucle de contre-réaction du DAC n’est plus d’actualité, son entrée RFB (en 16) doit donc être connectée directement sur la sortie de l’amplificateur associé :
Et maintenant les rampes observées à l’oscilloscope :
Le segment ascendant est toujours OK et le descendant est maintenant exempt de déformation visible, la contrepartie étant un arrondissement encore plus accentué des sommets du signal triangulaire.
Bonjour à tous,
J’ai simulé le dernier schéma (oscillateur 455 kHz et filtre)
J’obtiens exactement les même courbes que celles mesurées par Raffou (glitchs effacés mais courbes arrondies.)
J’ai refait une simulation avec cette fois-ci un oscillateur à quartz 1 MHz + filtre recalculé à 62.5 kHz avec des valeurs de résistance normalisées.
J’ai augmenté légèrement le gain de du 1er AOP avec une valeur de R29 = 10.5k (au lieu de 10k) car je n’atteignais pas les 10 volts.
Le résultat est beaucoup mieux, les courbes sont nettement moins arrondies et les glitchs quasi invisibles.
Mais je suis persuadé qu’on continue à allègrement sodomiser les diptères car je ne suis pas certains que ces glitchs aient une quelconque influence sur le tracé des caractéristiques. :mrgreen:
Mais l’ami Raffou est très perfectionniste … 
Edité pour ajout vue glitchs sans filtrage:
Bonjour à tous.
@JP, soit vous êtes particulièrement distrait 
soit il y a de réels problèmes avec l’éditeur de schéma!
Et plus bizarre, le simulateur n’émet pas d’alerte quand il y a une erreur flagrante : l’entrée - (moins) de U29 est en l’air du point de vue continu.
Avec la correction sur fond jaune, le filtre devrait assurément mieux fonctionner :mrgreen:
Comme dirait le Canard « Pan sur le bec » :mrgreen:
Je suis miro, j’ai un petit écran et en plus un peu étourdi.
Oui bizarre que le simulateur ne donne pas de message d’erreur.
Avec la correction de l’erreur, voici un gros plan sur les courbes.
Malgré le zoom important, on ne distingue pas de glitches et l’arrondi ne semple pas très accentué.
Oui, tous les problèmes rencontrés ont maintenant été traités.
Juste un hiatus d’une semaine au soleil avant de mieux s’y remettre.
Alors, bon soleil, car ici en région parisienne, il pleut des cordes et il fait froid.
Je vais avancer de mon côté sur la simulation des caractéristiques.
Bonjour à tous,
J’ai commencé à mettre le schéma sous Diptrace pour faire le PCB.
Pour les références de tensions + / - 5V, je compte utiliser deux circuits TL431 en partant du + et - 12V.
J’ai tablé sur un courant max de 50mA sur chaque tension, amplement suffisant pour alimenter la broche VRef du DAC ainsi que les LED PNP / NPN.
Sur la datasheet de AD7533, je n’ai pas trouvé de courant pour VRef.
En mesurant le courant sur ma simulation à base de CD4053 et de réseau R2R, j’ai mesuré 1mA.
Qu’en est-il réellement…
Le schéma correspondant :
Bonjour à tous.
@JP, le réseau R2R est vu comme une résistance de 10 k? par la source Vref.
Par exemple pour le réseau à 4 poids binaire du courant Ib : Requ = 20 // (10 + 20 // (10 + 20 // (10 + (20 // 20)))).
Donc le courant absorbé est de Vref ÷ 10 soit ?0,5? mA avec Vref = ±5 volts.
Un courant 10 fois supérieur soit 5 mA dans les TL431 devrait suffire à assurer une bonne stabilité des deux références.
Mais ne serait-il pas plus judicieux de remplacer ces régulateurs shunt par une paire de LM317 / LM337 ? De préférence en boitier TO92 vue la faible puissance dissipée par ceux-ci.
@Gérard,
J’ai des TL431 de dispos mais pas de couple LM317/337 en TO92 et vu la faible puissance nécessaire, mettre des boitiers TO220 serait prendre un marteau pour écraser une mouche.
Je pourrais aussi mettre 2 zener 5.1V mais avec une belle perte en précision… :mrgreen:
Je vais limiter les courants à 15mA de manière à pouvoir alimenter les LED de signalisation PNP/NPN sous 10mA
Edité pour ajout schéma modifié
@JP : prévois un condensateur de découplage (0,1 µF) sur chaque source Vref.
Oui, j’ai vu sur la datasheet mais pas mis sur la simu.
Merci, je valide donc ce schéma…
Juste une remarque.
L’alimentation du traceur a dérivé vers le ±12 volts au fil de la publication des différents schémas alors qu’elle était initialement prévue ±15 volts.
Doctsf (Modèles & Marques)
Annonces