Traceur courbes transistors fonds de tiroirs (de luxe)

Oui, ça dépasse la philosophie du projet initial.
En en utilisant un comparateur?
Sinon, je vais en revenir au 4013

Vous ne deviez pas avoir les yeux en face des trous à votre réveil car j’ai du mal à saisir certains de vos arguments.

L’ajout d’un modeste boitier CD4013 serait donc une complication inacceptable dans votre esprit!

Probablement en sélectionnant et en masquant la plus haute ou la plus basse marche d’une rampe. Une des sorties du HC138 pourrait être mise à contribution à cet effet. Mais rajouter une 3ème sortie pour éteindre la trace d’un oscilloscope ou inhiber un affichage, pour moi ce n’est pas ce l’on pourrait attendre d’une simplification.

Faut expliquer et développer, le recours à U1 me semble paradoxal.

Bon, c’est presque terminé plus que la pulse à zéro à supprimer et ce sera bon.
Bonne nuit aux couche-tard.

presque bon.jpg

Je viens de lire les spécifications de l’AD7533.
Il accepte une tension VDD d’alimentation de 15 volts et une tension Vref à l’entrée de son réseau R2R jusqu’à ±25 volts, c’est à dire comprise entre +25 et -25 volts.
Cela signifie que l’on peut procéder comme avec la batterie de switches 4053 et que le système d’inversion tant apprécié par le sieur sylvanus est superflu.
Il suffit simplement de connecter l’entrée Vref de l’AD7533 à VDD pour les NPN et à VSS pour les PNP, ces deux tensions étant supposées égales dans l’absolu.
La tension de référence étant relativement élevée puisque égale à une des tensions d’alimentation, on peut jouer sur le gain de l’amplificateur suiveur pour ajuster la tension en sortie, il suffit de connecter une résistance entre Iout1 (1) et Rfb (16), résistance qui se retrouvera en // sur la résistance interne de 10 k?.

Pour la première rampe, le MSB est à 0 et l’entrée Vref est connectée à VDD. En sortie de U1, la rampe est descendante et de polarité négative.

AD7533.1.PNG
Quand le MSB du compteur passe à 1 en fin de rampe, l’entrée Vref se retrouve connectée à VSS grace au OU exclusif car la commande NPN/PNP est restée inchangée. La rampe en sortie de U1 change de polarité et devient ascendante.

AD7533.2.PNG
Pour rendre les deux rampes jointives il faudra appliquer soit une tension d’offset négative sur l’entrée + de U1 soit une tension d’offset positive sur l’entrée + de U2.
Or la tension sur l’entrée Vref est négative (VSS) tout pendant la durée de cette deuxième rampe, c’est donc elle qui sera apte à fournir la tension d’offset pour recadrer cette deuxième rampe.
Un deuxième switch connecte l’entrée + de U1 soit à la masse soit à la tension d’offset obtenue à partir d’un pont diviseur connecté à Vref.

AD7533.3.PNG
L’entrée + de U1 est restée connectée au 0 volt tout pendant la durée de la première rampe, puis a été connectée à la tension d’offset dés que le MSB du compteur est passé à 1, la 2ème rampe est alors recadrée et le signal en sortie de U1 est maintenant devenu triangulaire. Et le cycle recommence avec le changement d’état du MSB du compteur.

AD7533.4.PNG

Une autre solution possible en faisant pédaler l’oscillateur 4 fois plus vite :

10bits.PNG.jpg

Bonjour,
Ca y est nous y arrivons grace aux beaux dessins de notre raffou et sa lecture des docs
Quant a moi je quitte ce fil content qu’il ait mis a mal nos certitudes

Bonjour à tous,
Merci Gérard pour cette démo magistrale (ce cours magistral dirais-je plutôt) sur l’AD7533. :wink:
Je vais essayer tout ça…
Merci Sylvain pour ta solution qui m’a orienté vers ce DAC pas vraiment de fond de tiroirs et assez cher à l’achat (10€).
Mais le jeu en vaut la chandelle car il élimine tous les CD4053 et simplifie d’autant le schéma, alors, l’un dans l’autre on est plutôt gagnant.

Pour ma part, comme je te l’ai expliqué au téléphone, je suis plus à l’aise avec une approche plutôt logique qu’analogique qui correspond mieux à la philosophie de mon projet. D’autre part, je destine ce montage à être connecté à un Arduino pour l’affichage des courbes, de la droit de charge ainsi que de toutes les valeurs des courants / tensions et je suis certain qu’il faut une double rampe pour éviter l’affichage de cette trace disgracieuse de retour à zéro.
Elle n’est pas nécessaire avec un oscilloscope comme on peut le constater sur tes photos.
Quand à générer un signal de blanking, je ne vois pas, à mon niveau de connaissances, comment le faire simplement ou pas d’ailleurs… :mrgreen:
Si tu veux, tu peux me soumettre ta solution avec un petit schéma à main levée par email, puisque tu ne veux apparemment plus intervenir sur ce fil de discussion. :blush:

En finalité, on a abouti à un montage, un peu complexe certes, mais avec réellement des composants de fond de tiroir (ou presque)…
Encore merci à vous 2.

Bien, j’ai fait la modification proposée sur la reprise de mon schéma.
Déjà à la 1ère simulation, on démarrait à environ 1V. J’ai donc envoyé le reset à la mise sous tension sur les 4516. la rampe démarre à 0 mais on retrouve le décalage de 1V au sommet et à la rampe descendante, on ne revient plus à 0V et on retrouve le décalage de 1V. C’est pareil en négatif.
Je pense que le LSB sur Q3 de U11 soit le responsable.
Peut être en remplaçant U11 par un comptage sur 2 bits (avec un 4013 par exemple) mais ça risque de compliquer sérieusement les choses.
Je vais tenter, mais la simulation sur 10 bits prend un temps fou …
Ou je reviens à ma solution d’hier en zappant Q3 et Q4 de U15 et en jouant sur le gain de U2 comme je comptais le faire ce matin… :bulb:

presque bon.jpg

Vite fait sur le gaz…

Comment se fait-il que la première rampe soit ascendante avec pour origine zéro? La sortie Q du premier flip-flop est 0 après la RAZ, les compteurs devraient décompter plutôt que compter. Il faudrait soit appliquer la RAZ sur son preset plutôt que sur son reset soit utiliser la sortie Q/ pour piloter l’entrée Up/Down des compteurs.

Ce schéma fonctionnait très bien avec 2 CD4516, je ne vois pas pourquoi il ne fonctionnerait pas avec 3, en fait il n’a été rajouté qu’un prédiviseur par 16.
Il semblerait que le signal COUT/ arrive bien trop tôt, avec le passage de 13 à 14 ou de 2 à 1 du dernier compteur au lieu du passage de 14 à 15 et de 1 à 0.
N’auriez vous pas retouché le modèle Spice du 4516?

Bien dommage, car vos interventions étaient source de réflexion et stimulantes pour explorer d’autres solutions afin de ne retenir que les meilleures.

Bonjour Gérard,
Oui c’est dommage que Sylvanus semble avoir été piqué au vif, je lui disait ci-dessus que ses interventions étaient enrichissantes, plusieurs points de vues étant toujours meilleurs qu’un seul.
Pour en revenir au sujet, comme je l’ai expliqué, avant d’avoir appliqué un reset aux4516, la rampe ne démarrait pas à 0.
Et non, je 'ai pas modifié le modèle spice, c’est celui d’origine.
Je vais agrandir les différents signaux pour comprendre, mais ça fonctionne mieux en faisant un ET logique avec les bits 9 & 10 qu’avec COUT.
J’y retourne en appliquant vos observations ci-dessus.

Edité pour info importante :

Ce schéma fonctionnait très bien car le réseau R/2R était sur 8 bits et les compteurs aussi.
Si je me met en configuration réelle R/2R 10 bits comme le AD7533 avec compteurs 12bits ça ne fonctionne plus correctement.
Enfin, c’est ce que j’ai constaté

La solution analogique proposée quelques messages plus haut est dépendante du gain de l’amplificateur U1, donc de la résistance entre Rfb et Iout1 d’une part et de la tension d’offset, donc du rapport du pont diviseur d’autre part. Le raccordement réussi des deux segments à pentes opposées est donc tributaire des valeurs et de la précision d’une poignée de résistances… La solution numérique n’a pas ces inconvénients et elle devrait lui être préférée.
Elle mérite cependant d’être simulée soit à titre formateur soit pour s’assurer de sa viabilité.

Toujours dans un souci de simplification maximal et avec un minimum de composants, le montage inverseur préconisé par le sieur sylvanus serait tout à fait approprié pour remplacer le détecteur de valeur absolue à diodes.
Principe :


A contrario de la sonde à valeur absolue, ce circuit n’est pas indépendant de la polarité sur son entrée, il doit être asservi à la commutation NPN/PNP pour sortir une tension toujours positive. Ce qui n’est pas si pénalisant vu le gain appréciable en composants réalisé surtout si le réseau R2R à 4 bits est conservé tel quel car les 2 switches inemployés du deuxième CD4053 retrouveront une utilité avec ce nouveau schéma de sonde.

Bon, Tentez donc ceci :
Sans rien modifier par ailleurs, coupez la liaison entre le Cout/ du premier compteur et le Cin/ du second et ensuite positionnez l’entrée Cin/ du premier à Vcc et celle du second à la masse. Ainsi le prédiviseur sera isolé et on se retrouvera provisoirement en configuration 8 bits presque comme elle l’était quand cela fonctionnait.

Bien,
Pour corroborer ce que je disais plus haut, ça fonctionne pour le raccord des rampes et même plutôt bien, mais… :mrgreen:

marche pas encore.jpg

Décalage de ce fichu volt sur le retour à zéro des rampes pos. ou nég.

Je vais abandonner cette solution mais avant je vais essayer de couper les liaisons CIN COUT, sinon je ferai cet essai

http://forum.retrotechnique.org/posting.php?mode=reply&f=14&t=249256#pr417185

Edité 16h50 :

Modification effectuée, on gagne nettement en temps de simulation forcément mais… :mrgreen:

pas mieux.jpg

J’ai réfléchi à mon problème. A mon avis, tout vient de la différence de bits entre les compteurs et le DAC.

J’ai essayé en prenant le bit 11 mais ça me fait une pulse d’environ 6V au changement de sens (normal car bit11 à 1 donne 0100 0000 000 et le DAC ne voit que des zéros sur les 10 bits) avant de revoir tout de suite après 11 1111 1111.
Je vais essayer de faire un masque avec les 10 bit à 1 pour le changement de sens, mais bon, ça en fait des portes AND (1 AND 8 entréees et 2 AND 2 entrées), mais je pense que ça devrait marcher.
En fait là, je réfléchi tout haut sur le forum. Est-ce que je dis des bêtises?

Bonsoir.

C’est à rien n’y comprendre, la seule explication que j’entrevoie, c’est que le signal Cout/ du dernier compteur arrive trop tôt.

Tout en gardant la même configuration provisoire de 8 bits, il faudrait, si le simulateur le permet, tracer en même temps Q1, Q2, Q3, Q4, Cout/ du dernier compteur (U15) ainsi que le signal Up/Down et les rampes en sortie de U1 (Rfb) sur une période un peu plus longue que deux rampes pour pouvoir voir et analyser ce qui se passe. Ça fait 7 traces simultanées, est ce possible ?

PS : Votre dernier message est apparu au moment où j’allais envoyer celui-ci. J’y réfléchi avant de formuler une réponse.

Bonjour à tous,
Vu le peu d’intérêt que suscite ce projet pour l’ensemble des membres du forum et ce, malgré le nombre de lectures important en peu de temps, il passera en privé avec les intervenants intéressés. :mrgreen:
@Gérard
Réponse par MP.

Ah non !

Je suis sûr de ne pas être le seul à suivre silencieusement ce projet, continuez à publier . . . s’il vous plait !

Yves.

bonjour a tous
je suis aussi ce projet mais je suis perdu trop compliqué pour moi
j’ai hâte de voire le résultat final en coffret
dans tous les qu’a bravo a tous

laurent

Bien! Vu que j’ai eu des demandes, ce fil va continuer… :mrgreen:
Actuellement, il n’y a pas grand chose à publier sauf à dire que le problème de non fonctionnement de la simulation a été cerné et est insoluble dans l’immédiat.
La librairie du CD4516 est buggée au niveau des signaux COUT qui perturbe le fonctionnement.
Il va bientôt y avoir du nouveau avec les essais en réel (mais chut!!!)
Si il y a un « cake » en simulation spice qui pouvait jeter un œil sur cette librairie, qu’il ne s’en prive pas.
Allez une petite capture d’écran avec le défaut dans les chronogramme pour les curieux…

13_03_2017.jpg

13_03_2017_détails.jpg

Bonsoir.

Bon, j’ai relu le datasheet TI du CD4516 et voici ce qui est dit en première page : « If the UP/DOWN input changes during a terminal count, the CARRY-OUT must be gated with the clock, and the UP/DOWN input must change while the clock is high. This method provides a clean clock signal to the subsequent counting stage. »

Si la seconde préconisation est effectivement bien respectée au niveau du flip-flop assurant l’inversion, la première ne l’est plus depuis que les compteurs ont été reconfigurés de « ripple clocking » en « parallel clocking » avec la suppression du OU qu’il soit à diodes ou avec une porte du CD4071. Et c’est vrai que les simulations étaient toutes OK à ce moment là.

Le modèle spice du 4516 est peut-être trop précis et/ou LTspice trop performant au point de générer même les défauts d’un 4516 bien réel. :mrgreen:
Ça vaudrait peut-être le coup de refaire une nouvelle simulation en insérant les deux portes OU d’un CD4071 pour revenir en mode « ripple clocking » sur les deux compteurs extrêmes comme cela est fait sur ce schéma joint dans un message antérieur.
Peut-être faudra-t-il même envisager d’insérer une troisième porte OU entre le Cout/ du dernier compteur et l’entrée clock du flip-flop :

CD4516-2.PNG