Doctsf (Modèles & Marques)
AnnoncesJe suis bête, en plus j’ai votre schéma sous les yeux pour les sorties ABC :mrgreen:
Oui je sais qu’il manque des résistances de 110k, c’est en copiant les composants.
Bonjour à tous,
@ Sylvain
Il y a combien d’alimentations sur ton schéma car je vois :
+15V
-12VA c’est le -15V?
10Vref c’est quoi?
5V (VCC)
D’où vient le signal Clock
Je voudrais m’amuser à le simuler pour voir si j’ai un retour de trace qu’on ne voit pas sur ton oscilloscope.
Bonjour,
Il y a 3 alims
vcc 5 volts la logique
- 15 volts
-15 volts j’ai mis 12 volts mais ce n’est pas critique
le 10 volts est donne par une reference AD584 mais un zener peut le faire
clk est une horloge externe 5khz,un trigger 7432 comme le dit raffou menera a bien cette fonction
toutes les remarques sont bienvenues
Bon courage
Sylvain,
Sympa ton approche, mais en finalité, il y a presque autant de C.I que sur le mien.
Comment gères-tu tes courants de base et de collecteurs pour les transistors de puissance par exemple ou pour des transistors petits signaux des gains très importants. Si tu veux avoir 1A (ou même quelques centaines de mA) sur Ic tu fais comment?
Sur mon montage, c’est fonction de la valeur de R_Base et du push-pull Q3/Q4.
Idem, comme on en a discuté par téléphone, pour l’avoir essayé, je suis certain que les courbes générées par Arduino/Python vont présenter cette boucle de retour à Vce = 0 à chaque courbe.
Si tu dois faire une rampe aller-retour ou gérer le blanking, tu arriveras peut-être à la même « usine à gaz » que moi.
Je n’ai pas encore simulé ton montage, je ne trouve pas de modèle de DAC, je vais être obligé de reprendre mon réseau R 2R.
Bonsoir,
C’est vrai tu n’as pas beaucoup plus de circuits que le montage que je propose ce qui ne m’empeche pas d’apprecier le montage de "Electronique …"par sa simplicité et je rejoins notre Alain et son traceur.
A compliquer ce montage pour s’eloigner au maximum de ce qui existe te conduira a un monstre tres difficile a mettre au point, à utiliser des fonctions inutiles et oiseuses
Pour fournir plus de courant je peux bien sur mettre des tr de puissance comme vous "Electronique…"avec generation de courant
Parfois une simple resistance suffit on est pas dans les mesures au %
Pas de problemes pour les circuits
A bientot
Sylvain
Bonjour à tous,
Petite simulation d’après datasheet Analog Device du dac A7533 utilisé par Sylvanus.
Bonjour.
Juste un schéma des générateurs de rampe avec quelques remaniements :
- Utilisation de réseaux R2R Bourns (Code RS particuliers: 8651915, Code Farnell : 2112797).
- Logique du comptage alimentée en 5 volts, famille TTL (74LS) ou CMOS (74HC ou 74HCT) indifférente (configuration par JP5).
- Translation des niveaux logiques par boitiers CD4504, MC14504…
- Programmation du nombre de courbes (jusqu’à 15 courants Ib différents) par cavaliers (JP1 à JP4).
Bonjour Gérard,
Pour ma part, ayant la chance que Sylvanus me fournisse un dac AD7533, j’ai fait un mix de la solution d’origine avec un schéma d’application Analog device.
Je supprime de ce fait tous les CD4053. J’ai pensé à utiliser 3 compteur CD4516. Jai copié la solution A. Device pour la symétrie des 2 rampes.
Voilà ce que ça donne…
BRAVO
Solution simple fonctionnement garanti mais c’est vrai que pour arriver a cette simplicite il a fallu en ecrire des messages !
J’aime le logiciel de schema de raffou le quel est ce ?
Bon courage
Sylvain
Je ne sais pas, mais ça a l’air d’être du pro.
Tout bêtement Eagle, on peut faire exactement la même chose avec Kicad ou tout autre logiciel de dessin de schéma.
En fait il ne faut pas hésiter à retoucher les symboles en bibliothèque car ils ne sont par toujours optimisés ou suffisamment évocateurs.
C’est vrai qu’un seul boitier remplace trois CD4053 et la foultitude de résistances du réseau R2R, cela nécessite deux ampli OP en sus mais on peut toujours choisir un boitier où il y en a 4 à l’intérieur.
La seule régression opposable, c’est l’emploi de deux inverseurs au lieu d’un seul pour le choix NPN/PNP, à moins de les remplacer par les switches de l’AD7512 évoqué dans un schéma d’application et de les commander par un même interrupteur mécanique.
Pourquoi avoir fait machine arrière? La solution avec comptage/décomptage pour générer un signal triangulaire plutôt qu’une dent de scie était tout à fait compatible avec l’AD7533. A moins que le sieur Sylvanus vous ait fait part d’une solution inédite pour éviter l’affichage des retours de trace.
Je ne fais pas machine arrière, ce n’est pas terminé pour l’instant et je vais faire la double rampe comme précédemment (Arduino oblige).
La seule variante par rapport à l’origine, c’est la génération des rampes et l’inversion NPN/PNP.
A ce sujet, je n’aurai qu’un seul inter mais ce sera un DPDT, c’est tout.
J’ai repris les valeurs absolues des signaux aussi… 
Pour les AOP, avec des LM324, je vais réduire le nombre de boitiers.
En fait je garde mon idée première, seul le DAC me facilite les choses et réduit notablement le nombre de composants.
Ça fait déjà moins usine à gaz (enfin, encore un peu…)
La version 6.0 (j’ai du en louper quelques-unes 
)
L’inversion du sens de la rampe Vce n’est pas encore implantée.
J’aimerais me servir de la sortie C.OUT de U13 et ne plus utiliser de flip-flop pour alléger le schéma.
Je verrai ça demain à tête reposée… :mrgreen:
La première idée qui vient à l’esprit est de limiter la rampe à 7 bits afin de récupérer une bascule pour mémoriser le sens de la pente.
Quoique on puisse conserver les 8 bits si le rapport cyclique de l’horloge est proche de 50%, dans ce cas l’horloge devra piloter le LSB (bit 0) du DAC alors que les 7 autres resteront connectés sur le compteur. Le MSB du compteur sera alors disponible pour contrôler l’inversion de pente.
Le compteur ne pourra plus compter à rebours et l’inversion de pente ne pourra se faire qu’au niveau analogique : * En commandant l’inversion du switch NPN/PNP pour inverser le sens de la pente.
- En appliquant simultanément une tension d’offset fixe sur un des amplis OP pour que la polarité de la rampe soit maintenue opposée sur toute sa durée.
Il va falloir des switches analogiques pour ce faire, Analog Device préconisait l’AD7512 sur un des schémas d’application de l’AD7533.
En fin de compte, si la solution mérite d’être simulée, elle est simplificatrice au niveau logique mais complicatrice au niveau analogique.
Bonjour,
Effectivement, on toure rond, ce qu’on gagne d’un côté, on le perd ou ça se complique… :mrgreen:
Je pensais pouvoir utiliser les 2 portes qui restent sur le CD4093 en en faisant une bascule R/S, j’ai essayé mais je tourne en rond.
A vérifier, l’horloge utilisée est d’une grande simplicité. j’ai une collection de CD4047, je vais voir de ce côté aussi.
La solution avec le MSB du DAC me parait la plus plausible.
En réalité, le 7533 est un DAC 10 bits, je n’en ai représenté que 8 sur la simulation. Problème les 2 CD4516 font un compteur 8bits.
Il faudrait que je remplace les 2 CD4516 par un compteur 10 ou 12 bits.
Bonjour,
La nuit porte conseil
- le compteur en UP/DWN n’apportera rien sinon complication du montage, pour la version numerique if suffit échantillonner au bon moment. Un signal de blanking est facile a generer.
-a la place de l’inverseur U14 mettre un ampli a gain positif sa grande impedance d’entree ne chargera pas le reseau R/2R
-ampli valeur absolue U19-U20 inutile la valeur strictement positive existe sur la sortie de U1
-pour notre raffou le ad7533 ne necessite pas 2 amplis pour fonctionner on peut n’utiliser que le reseau R/2R
A vos simulateurs
Sylvain
Je tourne en rond… :mrgreen:
J’ai ajouté un 3ème compteur et un étage au DAC.
Si je connecte le bit 9 ou le 10 sur UP/Down, je retrouve le signal d’horloge partout. Ça ne fonctionne plus.
Bon, je vais aller faire des course et m’aérer au marché, je reprendrai plus tard.
Le schéma modifié si ça inspire quelqu’un…
Bpnjour a tous
@ Sylvanus
quel oscillo utilise tu ?
je n ai pas trouvé de trace du lampmetre avec meter chinois…dont tu a parlé
micka
Le problème avec les compteurs CMOS 4020, 4040 ou 4060, c’est qu’il sont asynchrones, les sorties changent d’état les unes après les autres à la manière des dominos qui se couchent successivement sur le suivant quand le premier de la file est bousculé. La conséquence est l’apparition d’états transitoires sur les entrées du DAC qui sont répercutés sur sa sortie sous forme de « glitches ».
Voici un schéma de principe qui évite cet écueil, il nécessite l’insertion d’un octuple latch entre le compteur et le DAC. Ce principe exploite avantageusement le fait que ce type de compteur avance sur le front descendant de l’horloge alors que le registre associé mémorise les sorties du premier sur le front montant de cette même horloge. Ainsi les changements d’état en entrée du DAC seront tous synchrones avec le front montant de l’horloge. La contrepartie c’est que nombre de boitiers nécessaires n’a toujours pas diminué.
On peut même synchroniser toutes les sorties du compteur, pour cela l’octuple latch 40374 doit être remplacé par deux boitiers sextuples 40174.