Traceur courbes transistors fonds de tiroirs (de luxe)

Ce serait revenir à certaines des solutions employées dans les articles d’Electronique et Loisirs n°52 et 53 ainsi que dans celui d’Elektor n°368 de Février 2009, articles mentionnés au début de ce fil de discussion.
Pour mémoire :* Pilotage direct du réseau R2R par les compteurs.

  • Ampli OP inverseur à gain unitaire en sortie du réseau R2R.
  • Switch CMOS pour choisir entre la voie directe (sortie R2R) et la voie inversée (sortie ampli OP).
    L’objectif était de « ne pas recopier bêtement un schéma de revue », la solution retenue avec des switches CMOS était pour le moins inédite et originale.

. C’est ce que j’expliquais dans mon avant dernier message au sujet de l’intérêt à remplacer le compteur asynchrone à base de CD4027 par un CD40163 / 74HC163 synchrone à chargement synchrone. Voir aussi la correction apportée dans mon dernier message avec le schéma V5 retouché par mes soins.

Moi non plus, cette configuration a été pompée sur le schéma du traceur de courbes CH-012 joint dans un des messages de lolo17 au début de ce fil de discussion.
C’étaient des diodes 1N4148 à l’origine et non pas des Schottky. Elles avaient peut-être une utilité sur le CH-012, mais avec ce nouveau schéma, ça reste à démontrer… Personnellement je les supprimerai!

Disposer les CD4025 en « parallel clocking » comme le suggérait Yves07 serait alors envisageable et permettrait de supprimer D4, D9 et R49.

Avez vous essayé de rechercher dans les libraries pspice? Ltspice devrait être capable de les lire si j’en crois ce que j’ai lu sur le net.
Sinon n’existerait-il pas une librairie pour le 74HC163 ou le 74HCT163 ? c’est le même brochage et fonctionnellement c’est le même compteur avec des temps de propagation moindre.

Disons que c’est plus « électroniquement correct » d’intégrer les transistors de sortie dans la boucle de contre-réaction ainsi on est assuré que le gain de l’ensemble est stable ou insensible à la valeur de l’impédance de charge.

Bonjour à tous,
Ce matin, simulation avec un 74HCT163
Et bien, ça ne marche pas mieux qu’avec le CD4029! :blush:
Le fait de présélectionner le comptage positionne les sorties correspondantes à 1 et le démarrage de la rampe se fait à la valeur de tension prédéfinie.
Dans le cas ci-dessous, pour 4 steps de valeur unitaire 0.73V (VCC/15 = 0.73V), on va démarre à (15 - 4) x 0.73 = 8.03V
Et comme il n’y a en plus pas de Reset à la mise sous tension (que j’avais pris en compte avec le CD4029), le premier balayage démarra à 0 et se fait sur les 15 steps.
J’ai bien l’impression que le fonctionnement synchrone va tomber à l’eau.
Je pense faire une présélection avec une porte NAND sur les sorties Q0 à Q3 en fonction de mon choix et envoyer la pulse sur le Master Reset.
Je ne vois pas d’autre solution simple à mon niveau de connaissances.
Allez, une ch’tite capture d’écran pour la forme…
ça_marche_pas.jpg

Modification effectuée ça me convient comme ça mais je vais remettre le CD4029 qui permet la décade ou le binaire et une possibilité UP/DOWN sauf si l’ami Raffou trouve une solution avec un compteur synchrone :slight_smile:

RAZ sur sorties.jpg

Bonjour à tous,

Parlons plutôt de prépositionnement à la mise sous tension, j’avais complètement occulté le fait que le compteur démarrerait sur une valeur aléatoire, ici c’est peut être le simulateur qui impose la valeur zéro par défaut.

En voici une nouvelle plus souple que celle que vous avez imaginée, elle fait appel à un boitier comparateur CD4063, CD4585 ou 74HC85 sur les entrées duquel on programme le nombre de marches à la demande. Elle nécessite toujours le même compteur CD40163 ou 74HC163 pour bénéficier du rechargement synchrone.
Apparemment, le CD4585 semble être plus rapide que le CD4063, par contre son brochage est différent du 74HC85 alors que celui de CD4063 est compatible avec ce dernier.


J’ai créé un circuit RC de reset dans le coin en bas à droite, comme ça on est sûr que le compteur CD40193 démarrera toujours de zéro
A la mise sous tension, le compteur compte de 0 jusqu’à la valeur positionnée sur les entrées « B » du comparateur (ici 10) puis est réinitialisé au top d’horloge suivant par le chargement de la valeur zéro programmée en dur sur ses entrées de prépositionnement. Il compte donc indéfiniment de 0 à 10 inclus pour générer une rampe de 11 marches ascendantes avec une hauteur nulle pour la toute première.

Bonjour,
Cela devient passionnant
Ci joint pour information un simulation d’un ampli que l’on choisit inverseur ou pas par l’entree SEL
c’est un montage peu connu mais à retenir dans un coin,qui pour moi simplifierai bien cette realisation
De mon cote j’aimerai vous suivre plus mais helas pas tres familier avec LTspice
Pourriez me transmettre votre code source ?
et de plus , si possible ,les bibliotheque qui vont avec mais saurai je les installer ?
je n’ai jamais fait de numerique en simulation à part en logique programmable qui n’est pas de mise ici
Je reste bien entendu d’accord avec rafou sur l’interet de la logique synchrone
A plus peut etre
Sylvain

fichier oublié !
inv_noinv (1).asc.txt (2.98 KB)

Bonjour Sylvain,
Pour ne pas encombrer le fil de discussion, on peut dialoguer par email au sujet de LTspice.
On pourra échanger les fichiers et les librairies et je pourrai te montrer 1 ou 2 trucs…
Je ne propose pas d’ouvrir un fil de discussion Spice sur le forum car il me semble que ce n’est pas l’endroit (quoique on peut tout à fait simuler des circuits à tubes) et qu’ à mon avis peu de membres seraient intéressés.
Donne moi ton adresse mail par MP si tu es intéressé.
J’ai jeté un œil sur ton fichier spice, ça fonctionne mais la rampe négative générée est descendante :mrgreen:

Ça marche!
Bravo Raffou :wink:
traceur V 5.2.1.jpg

Bon, maintenant que la génération des rampes à base de réseau R2R est opérationnelle et aussi pour terminer en beauté, je vous propose cette dernière amélioration qui ne coûte qu’un ampli OP à entrées JFET genre TL071 et deux résistances.
Cette amélioration permet de transformer l’injecteur de courant base en vrai générateur de courant, ce qui permet de s’affranchir de possibles fluctuations du courant Ib dues à des disparités sur la jonction base/émetteur d’un transistor à l’autre et aussi de la chute de tension dans le shunt de 1 ? occasionnée par le courant d’émetteur. Elle est inspirée du traceur décrit dans Electronique et Loisirs n° 52, voir liens donnés dans un de mes tous premiers messages dans ce fil de discussion.

InjectionIB.PNG

  • L’ampli OP additionnel doit être un amplificateur à entrée JFET ou MOS (TL071, CA3130…) pour ne rien soutirer au courant base.
  • Les 4 résistances cerclées de rouge avaient toutes la même valeur (R13 = R14 = R15 = R16 = 100 k?) sur le schéma inspirateur (voir lien : schema-electronique.net/2012 … rs_18.html). Les valeurs des 2 résistances en sortie de l’ampli OP additionnel TL071 ont été mise au pifomètre, la simulation devrait permettre d’affiner leur valeur.

bien le bonjour a tous ;super démo de mise en pratique des connaissances,bien sur, il y a des RALEURS professionnel,mais bon, on va s’en arranger§ :smiley:
Amitiés jean claude.

Bien le bonjour du râleur :mrgreen:

Quand j’ai lancé ce projet, je ne pensais pas que ça irait aussi loin et que ça serait aussi enrichissant en grande partie grâce à l’ami Raffou " Grand Maître de la logique CMOS" :laughing:
De plus ce projet reste, à mon avis, dans l’esprit du forum avec l’utilisation d’une technologie des années 70 /80 dépassée pour les adeptes des micro-contrôleurs.

Mais dans mon cahier des charges, il y aura tout de même un petit Arduino nano qui sera uniquement chargé de l’affichage des courbes, droit de charge, calcul du gain, affichage du courant de base sur chaque courbe etc…

@ Raffou : J’ai fait la modification avec la source de courant et ça fonctionne mieux avec 100k car avec 220k et 110k, on ne partait pas de 0 mais est-ce gênant?
Un truc cependant me chagrine qui est le retour à 0V de Vce car ça crée un bel arc de cercle mais le verra-t-on sur l’oscilloscope ou l’Arduino, je pense que oui.
Ce phénomène était beaucoup moins prononcé avant cette modification.
Est-ce qu’en générant une double rampe ascendant / descendante de Vce on ne supprimerait pas le phénomène.
Je travaille dessus avec l’inversion UP / DOWN du CD4516 mais je n’ai pas trouvé de solution simple pour inverser ce signal. Une idée serait la bienvenue :wink:

Edité : Oups, en regardant les image, je viens de m’apercevoir que j’ai inversé VCC et VSS sur l’AOP . Honte à moi. Je refais la simul et je rends compte tout de suite après… :mrgreen:

B548C V5.2.jpg

BD135 V5.2.jpg

Erreur rectifieé :blush:

Ci-dessous le détail de la courbe « parasite »

paraste.jpg

Bonjour.

Tout d’abord une petite observation, la valeur choisie (1 nF) pour le condensateur C1 du circuit de reset me semble un peu faiblarde, une valeur entre décuple et centuple semblerait plus appropriée dans la réalité.

Concernant la dernière modification proposée, honte à moi d’avoir proposé des valeurs à la louche pour les deux résistances additionnelles, si j’avais approfondi le fonctionnement de ce type de générateur de courant, je me serais probablement aperçu qu’il fallait conserver les valeurs égales du schéma d’Electronique et Loisirs. A ma décharge, le marchand de sable est passé au moment où je rédigeais le message…
J’avais prévu un TL071 pour l’ampli OP à entrées JFET car je pensai que vous l’aviez dans votre fond de tiroir étant donné qu’il était apparu une fois sur un des schémas postés.

Assurément il sera présent mais probablement non discernable car la rapidité du retour (fonction des temps de propagation de la logique CMOS et de la bande passante de l’oscilloscope) amoindrira largement sa luminosité.
Le moyen trivial d’éviter toutes ces tracés indésirables dus aux fronts abrupts des rampes en dent de scie, c’est de « marcher à reculons dans ses propres pas », ce qui implique de transformer les rampes en dents de scie en signaux triangulaires. Tout comme vous, cette idée avait germée dans mon esprit et je ne vous l’avais pas proposée par souci d’ajouter des « bells and whistles » à un schéma déjà alambiqué.

Ça ne devrait pas être trop compliqué pour la rampe du Vce, il faut juste mémoriser dans une bascule JK ou une bascule D le sens de la rampe pour faire avancer le compteur associé au réseau R2R (pente ascendante) ou le faire compter à rebours (pente descendante).
Pour la rampe en marches d’escalier du courant Ib, ça va être beaucoup plus ardu…enfin peut-être pas, une idée me vient en tête avec le remplacement du compteur et du comparateur par une micro-machine, juste un latch et une petite mémoire programmable (32 × 4). Cette idée serait même applicable à la rampe Vce avec une mémoire 512 × 8.

Bon, ne nous égarons pas, je vais m’atteler au moyen de piloter simplement l’entrée « count up/down » du CD4516 pour inverser la pente de la rampe Vce…

Bonjour,

Sur des simulations avec beaucoup de calculs comme celle-ci (97% d’utilisation du CPU sur mon vieux Toshiba Satellite Pro), je préfère utiliser les librairies Linear Technology qui doivent être optimisées pour leur simulateur. L’utilisation d’un TL071 ou autre avec un modèle spice pourtant issu directement du site de ONSEMI ou Texas, ça me génère des erreurs de time out. J’ai d’ailleurs cherché longtemps d’où venaient ces erreurs…
Il est bien entendu évident que les essais physiques se feront avec des AOP moins « exotiques » et chers ( le LT1792 est à + de 8€/u chez TME :mrgreen: )
D’ailleurs, j’en profite et si d’aucuns étaient tentés par des essais sur « Breaboard » ça me rendrait bien service pour valider et lancer le routage du PCB, car avec toutes ces modifs, il me manque la plupart des CMOS que je vais commander sur ebay chine, donc 1 mois minimum d’attente…

Pour la rampe Vce, je suis parti sur un CD4013 sans grand succès pour le moment.

Je m’éloignerai définitivement de la philosophie première de ce projet. :cry:
Je ne pense pas que la rampe Ib soit impactée car si je ne dis pas de bêtise, il suffit d’envoyer Clock_Vce à chaque passage à 0 de la rampe Vce ça maintiendrait le palier pendant tout le cycle UP/DOWN.

Une première approche d’un double rampe.
Les signaux sont crades car mon réseau R 2R n’est pas optimisé
Au final, un CD4013 et 1 AND 4 entrées et 1 NOR 2 entrée qui seront remplacées par de la logique DTL (pas le CD4013)
C’est au final ce que j’ai trouvé de plus simple tout en respectant ma philosophie…

rampe up down.jpg

Edité 10mn après…

Et avec un CD4013 supplémentaire, le signal d’horloge synchronisé sue le 0 Volt de la rampe Vce

clock paliers I_base.jpg

L’idée, c’est d’utiliser un flip-flop qui s’inverse sur le front descendant de l’impulsion TC/ (ou CARRY OUT/) du deuxième CD4516 pour piloter conjointement les entrées comptage/décomptage des deux. Ainsi l’inversion de comptage s’effectuera pendant que l’horloge synchrone des CD4516 est haute comme le recommande le datasheet Texas.

Le problème est qu’il n’existe pas de boitier avec bascules D ou JK indépendantes ou liées par des commandes communes (reset, horloge…) qui changent d’état sur un front descendant de leur entrée d’horloge.
Il faudrait alors normalement insérer un inverseur mais en cherchant parmi les fonctions nécessitant une horloge, il s’avère que le registre à décalage CD4035 a été conçu pour évoluer sur le front descendant de son horloge…

Voici donc ma proposition à base d’un CD4035 qui pourrait paraître capillotractée au premier abord mais qui devrait néanmoins passer l’épreuve de la simulation.


CD4035.GIF
Ne sont représentées que les connections essentielles :* Une seule bascule du registre est utilisée parmi les 4 disponibles.

  • Le chargement // est validé en permanence.
  • L’inversion des états est validé en permanence sur les sorties.
  • La sortie (inversée) de la bascule est rebouclée sur son entrée de prépositionnement pour pouvoir la convertir en flip-flop.
  • Les autres bascules sont inutilisées et les entrées restées en l’air sur ce schéma de principe doivent être connectés au niveau logique qui va bien.

Alors là, ça va être chaud à simuler.
Aucun modèle de dispo sur le net, juste un bout de code au milieu d’un fichier sur le site Archives.com
J’ai déjà réussi à générer un symbole en partant de la directive .subckt

Maintenant, il me reste à comprendre le fonctionnement.

Ma solution ci-dessus a base de 4013 ne convenait pas?
Ça me semblait fonctionner pourtant.

Bon, ça commence mal, le modèle spice généré est blindé d’erreurs!.
Je vais encore chercher sur Internet, mais je n’y crois pas. Apparemment, il n’y a pas d’équivalence en 74HC ou HCT.

On est mal patron, on est mal ! :laughing:

Ma solution fonctionnelle de la double rampe avec CD4013 et portes logiques (AND 4 entrées et NOR 2 entrées)

Je vais soumettre le code spice du 4035 au grroupe de discussion Yahoo / Ltpice pour analyse et j’espère correctif.
J’essayerai cette solution pour le fun
Le schéma ci-dessous et plus tard, quand le simulation sera terminée, un échantilon des courbes obtenues et des différent signaux logiques.

Edité :
Eratum : le label sur A0 du 74HC85 doit être Q0_1 :blush:

Traceur PNP NPN taille réduiteV5.3.1.jpg

Edité : ajout des courbes

signaux V 5.3.1.jpg

Icfvce V5.3.1.jpg

Certes oui, mais elle nécessite 3 nouveaux boitiers pour n’employer qu’un élément de chaque. Je voulais sortir des sentiers battus en proposant cette solution atypique à base d’un seul boitier CD4035. C’est particulièrement intéressant d’arriver à trouver une utilisation autre que celle pour laquelle un circuit a été conçu en le dévoyant de son fonctionnement usuel.

Par contre, je ne m’explique pas la présence du AND (CD4082), un simple inverseur (CD4069) aurait suffit à la place du NOR (CD4001) pour inverser le signal de clock du flip-flop CD4013.

Je n’ai jamais utilisé de simulateur, je n’ai aucune idée de comment cela fonctionne, va falloir que je m’y mette.
Est ce donc si laborieux que cela de créer un modèle qui n’existe pas dans la bibliothèque, ou de modifier un existant qui serait similaire ?
Je n’ai pas non plus d’idée sur les signaux qu’il est possible de générer en entrée du circuit à simuler. Dans mes recherches j’ai trouvé ce script pour générer un signal vidéo NTSC : analog-innovations.com/VidGen.zip, ce qui laisse entrevoir des simulations bigrement intéressantes une fois qu’il aura été adapté pour générer signal un PAL.